日本国特許庁 JAPAN PATENT OFFICE

25.10.2004

REC'D 18 NOV 2004

WIPO PCT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年12月26日

出 願 番 号 Application Number:

人

特願2003-434029

[ST. 10/C]:

[JP2003-434029]

出 願
Applicant(s):

日本電気株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2004年 8月27日

特許庁長官 Commissioner, Japan Patent Office) II



【書類名】 特許願 【整理番号】 34601870 平成15年12月26日 【提出日】 殿 特許庁長官 【あて先】 H01S 5/00 【国際特許分類】 【発明者】 東京都港区芝五丁目7番1号 日本電気株式会社内 【住所又は居所】 小田 三紀雄 【氏名】 【発明者】 日本電気株式会社内 東京都港区芝五丁目7番1号 【住所又は居所】 高橋 久弥 【氏名】 【発明者】 日本電気株式会社内 東京都港区芝五丁目7番1号 【住所又は居所】 中野 嘉一郎 【氏名】 【発明者】 東京都港区芝五丁目7番1号 日本電気株式会社内 【住所又は居所】 古字田 光 【氏名】 【発明者】 神奈川県横浜市緑区長津田4259 東京工業大学 精密工学研 【住所又は居所】 究所内 小林 功郎 【氏名】 【特許出願人】 【識別番号】 000004237 日本電気株式会社 【氏名又は名称】 【代理人】 100123788 【識別番号】 【弁理士】 【氏名又は名称】 宮崎 昭夫 03-3585-1882 【電話番号】 【選任した代理人】 100088328 【識別番号】 【弁理士】 金田 暢之 【氏名又は名称】 【選任した代理人】 【識別番号】 100106297 【弁理士】 克博 【氏名又は名称】 伊藤 【選任した代理人】 【識別番号】 100106138 【弁理士】 石橋 政幸 【氏名又は名称】 【手数料の表示】 201087 【予納台帳番号】 21,000円 【納付金額】 【提出物件の目録】 特許請求の範囲 1 【物件名】 【物件名】 明細書 1 図面 1 【物件名】 要約書 1 【物件名】

0304683

【包括委任状番号】

【書類名】特許請求の範囲

【請求項1】

半導体集積回路に入出力される電気信号を光信号に変換する2以上の光素子が前記半導体集積回路に実装されてなる光素子一体型半導体集積回路であって、

前記2以上の光素子の高さが同一である光素子一体型半導体集積回路。

【請求項2】

前記2以上の光素子は2以上の群に分けられており、同一の群に属する光素子同士の高さは同一であるが、異なる群に属する光素子同士の高さは異なる請求項1記載の光素子一体型半導体集積回路。

【請求項3】

前記2以上の光素子の一部を前記半導体集積回路に固定している半田の融点と、他の光素子を前記半導体集積回路に固定している半田の融点とが異なる請求項1又は請求項2記載の光素子一体型半導体集積回路。

【請求項4】

不規則に配列された2以上の電気信号出力ポートを有する半導体集積回路と、

前記半導体集積回路の各電気信号出力ポートに接続され、対応する電気信号出力ポートから出力された電気信号を光信号に変換して外部に出力する2以上の発光素子とを有し、前記電気信号出力ポートに接続されている前記2以上の発光素子は、発光面の高さが互いに同一である光素子一体型半導体集積回路。

【請求項5】

不規則に配列された2以上の電気信号入力ポートを有する半導体集積回路と、

前記半導体集積回路の各電気信号入力ポートに接続され、外部から入力された光信号を電気信号に変換して対応する電気信号入力ポートへ出力する2以上の受光素子とを有し、前記電気信号入力ポートに接続されている前記2以上の受光素子は、受光面の高さが互いに同一である光素子一体型半導体集積回路。

【請求項6】

不規則に配列された2以上の電気信号出力ポートと、電気信号入力ポートとを有する半 導体集積回路と、

前記半導体集積回路の各電気信号出力ポートに接続され、対応する電気信号出力ポートから出力された電気信号を光信号に変換して外部に出力する2以上の発光素子と、

前記半導体集積回路の各電気信号入力ポートに接続され、外部から入力された光信号を 電気信号に変換して対応する電気信号入力ポートへ出力する2以上の受光素子とを有し、 前記電気信号出力ポートに接続されている前記2以上の発光素子は、発光面の高さが互 いに同一であり、

前記電気信号入力ポートに接続されている前記2以上の受光素子は、受光面の高さが互いに同一である光素子一体型半導体集積回路。

【請求項7】

前記電気信号出力ポートに接続されている前記発光素子の前記発光面の高さと、前記電気信号入力ポートに接続されている前記受光素子の前記受光面の高さとが互いに同一である請求項6記載の光素子一体型半導体集積回路。

【請求項8】


前記発光素子を前記半導体集積回路に固定している半田の融点と、前記受光素子を前記 半導体集積回路に固定している半田の融点とが異なる請求項6又は請求項7記載の光素子 一体型半導体集積回路。

【請求項9】

前記発光素子の少なくとも1つには、発光面から出射された光を収束せる光学素子が設けられている請求項4、請求項6~請求項8のいずれかに記載の光素子一体型半導体集積回路。

【請求項10】

前記受光素子の少なくとも1つには、外部から入力された光を前記受光面に向けて収束



【請求項11】

前記2以上の発光素子又は受光素子が電極パターンを共有している請求項4~請求項1 2のいずれかに記載の光素子一体型半導体集積回路。

【請求項12】

半導体集積回路に入出力される電気信号を光信号に変換する2以上の光素子が前記半導体集積回路に実装されてなる光素子一体型半導体集積回路の製造方法であって、

素子基板に2以上の光素子が形成されてなる光素子アレイのうち、必要な光素子にバンプを形成する工程と、

前記バンプを用いて前記光素子アレイを前記半導体集積回路に実装して、前記必要な光素子を前記半導体集積回路に接続させる工程と、

前記半導体集積回路に接続された前記必要な光素子を保護膜で被覆する工程と、

前記保護膜によって被覆されていない不必要な光素子を前記光素子アレイから除去する工程と、

前記保護膜を除去する工程と、

からなる光素子実装工程を含む光素子一体型半導体集積回路の製造方法。

【請求項13】

半導体集積回路に入出力される電気信号を光信号に変換する2以上の光素子が前記半導体集積回路に実装されてなる光素子一体型半導体集積回路の製造方法であって、

素子基板に2以上の光素子が形成されてなる光素子アレイのうち、必要な光素子を保護 膜で被覆する工程と、

前記保護膜によって被覆されていない不必要な光素子の機能部を除去する工程と、前記保護膜を除去する工程と、

前記不必要な光素子の機能部が除去された前記光素子アレイを前記半導体集積回路に実 装し、前記必要な光素子を前記半導体集積回路に接続させる工程と、

からなる光素子実装工程を含む光素子一体型半導体集積回路の製造方法。

【請求項14】

半導体集積回路に入出力される電気信号を光信号に変換する2以上の光素子が前記半導体集積回路に実装されてなる光素子一体型半導体集積回路の製造方法であって、

素子基板に2以上の光素子が形成されてなる光素子アレイのうち、必要な光素子にバンプを形成する工程と、

前記バンプを用いて前記光素子アレイを前記半導体集積回路に実装して、前記必要な光素子を前記半導体集積回路に接続させる工程と、

前記半導体集積回路に接続された前記必要な光素子を保護膜で被覆する工程と、

前記保護膜によって被覆されていない不必要な光素子を前記光素子アレイから除去する 工程と、

前記保護膜を除去する工程と、からなる第1の光素子実装工程と、

素子基板に2以上の光素子が形成されてなる光素子アレイのうち、必要な光素子を保護 膜で被覆する工程と、

前記保護膜によって被覆されていない不必要な光素子の機能部を除去する工程と、

前記保護膜を除去する工程と、

前記不必要な光素子の機能部が除去された前記光素子アレイを前記半導体集積回路に実装し、前記必要な光素子を前記半導体集積回路に接続させる工程と、からなる第2の光素子実装工程と、

を含む光素子一体型半導体集積回路の製造方法。

【請求項15】

前記第1又は第2の光素子実装工程のいずれか一方によって発光素子を前記半導体集積 回路に実装し、他方の光素子実装工程によって受光素子を前記半導体集積回路に実装する 請求項14記載の光素子一体型半導体集積回路の製造方法。

【請求項16】

前記素子基板をエッチングして薄膜化する工程を含む請求項12~請求項15のいずれかに記載の光素子一体型半導体集積回路の製造方法。

【請求項17】

前記素子基板をエッチングしてレンズ化する工程を含む請求項12~請求項16のいずれかに記載の光素子一体型半導体集積回路の製造方法。

【書類名】明細書

【発明の名称】光素子一体型半導体集積回路及びその製造方法

【技術分野】

[0001]

本発明は、半導体集積回路(以下、「LSI」と呼ぶ場合もある)と、その製造方法に関するものである。

【背景技術】

[0002]

LSIの処理速度の高速化はますます進展しているが、複数のLSI間を結ぶ電気配線の伝送能力には限界があると考えられている。そこで、高速伝送、長距離伝送が可能な上、電磁波ノイズの放射が少ないといった優位性を有する光信号を用いた伝送が注目されている。例えば、あるLSIから出力された電気信号を光信号に変換して光配線で伝送し、他のLSIに入力する前に電気信号に再変換すれば、電気信号のみを用いる場合に比べてより高速な伝送が可能になると考えられている。

[0003]

特許文献1には、電気配線によって接続された光素子とLSIとが同一パッケージ内に集積された光電子集積素子が開示されている。この光電子集積素子では、ベースプレート上に電子集積素子ベアチップが固定され、そのベアチップに近接して配線手段を挟んで光素子が固定されている。ここで光素子は、面発光レーザアレイ、又は受光素子アレイであって、インナーリード上、又は電子集積素子に直接実装されている。また、電子集積素子の入出力ポートは、電子集積素子の周辺部にそれぞれ纏められており、入力ポートに対応して受光素子アレイが搭載され、出力ポートに対応して面発光レーザが搭載されている。より具体的には、電子集積素子に光素子が直接実装された形態では、光素子のパッドがでの配列に対応させた電子集積素子の入出力ポートに電気接続されている。また、電子集積素子と光素子とがインナーリードによって電気接続された形態では、電子集積素子が搭載されるパッドと、光素子アレイが搭載されるパッド(光素子アレイを搭載するために、光素子アレイのパッド配置に合わせてある)とを1対1で対応させたインナーリードを用いて電気接続している。

[0004]

特許文献2には、LSIの周辺部に纏められた複数の入力ポートに対応して受光素子アレイが配置され、複数の出力ポートに対応して発光素子アレイが配置された半導体装置が開示されている。また、特許文献2には、LSI、発光素子、受光素子などを個別に平面的に並べて基板に実装していたために、LSIの入出力を光に変換する部分が大型化するといった課題を解決するとの目的が記載されている。さらに、特許文献2には、LSIチップに受光素子アレイ及び発光素子アレイを直接実装することによって、LSIの入出力を光に変換する部分の小型化が可能であるとも記載されている。

【特許文献1】特開20001-36197号公報 【特許文献2】特開2000-332301号公報

【発明の開示】

【発明が解決しようとする課題】

[0005]

しかしながら、上記特許文献 1 や特許文献 2 等に開示されている従来技術は、LSIの入出力ポートが該LSIの周辺部において一定方向に並んで配置されていることを前提とした技術である。従って、LSIの入出力ポートが複数存在し、しかも、それら入出力ポートがランダム(不規則)に配置されている場合には、1 チャンネルの受光素子及び発光素子を目的の数だけ用意し、それら素子をLSIの入出力ポートの位置に合わせて1つずつ実装しなくてはならない。しかし、複数の光素子を1つずつ実装すると、各光素子の受光面や発光面の高さが不揃いとなり、外部機器との光結合において損失が大きくなる。また、光素子の実装に長時間を要し、高コスト化を招くことにもなる。

[0006]

本発明の目的は、ランダムに配置されたLSIの入力ポートのそれぞれに受光素子が設 けられ、同じくランダムに配置されたLSIの出力ポートのそれぞれに発光素子が設けら れ、しかも、それら受光素子や発光素子の受光面や発光面の高さが揃っている光素子一体 型半導体集積回路と、その製造方法を提供することにある。

【課題を解決するための手段】

[0007]

上記目的を達成するための本発明の光素子一体型LSIは、半導体集積回路に入出力さ れる電気信号を光信号に変換する2以上の光素子が半導体集積回路に実装され、それら2 以上の光素子の高さが同一とされている。この場合、2以上の光素子は、半導体集積回路 の電気信号出力ポートから出力された電気信号を光信号に変換して外部に出力する発光素 子、又は、外部から入力された光信号を電気信号に変換して半導体集積回路の電気信号入 力ポートへ出力する受光素子、又は、それら発光素子と受光素子の組み合わせとすること ができる。この場合、発光素子の高さとは、発光素子が実装されている半導体集積回路の 表面(実装面)から、その発光素子の発光面までの距離を意味する。また、受光素子の高 さが同一とは、受光素子が実装されている半導体集積回路の表面(実装面)から、その受 光素子の受光面まで距離を意味する。

[0008]

さらに、2以上の光素子が発光素子と受光素子の組み合わせである場合には、2以上の 発光素子と、2以上の受光素子の高さをそれぞれ同一に揃え、発光素子と受光素子の高さ を異ならせることができる。もちろん、全ての発光素子と受光素子の高さを揃えることも できるし、一部の発光素子と受光素子の高さを揃えることもできる。

[0009]

また、半導体集積回路に実装される2以上の光素子を2以上の群に分け、各群に属する 光素子の高さを同一に揃えると共に、異なる群に属する光素子の高さを異ならせることも できる。ここでも、2以上の光素子は、上記発光素子、又は受光素子、又は発光素子と受 光素子の組み合わせとすることができる。

[0010]

また、半導体集積回路に実装される2以上の光素子には、入射した光を収束させる機能 を有する光学素子(例えばレンズ)を設けることもできる。

$[0\ 0\ 1\ 1]$

また、半導体集積回路に実装される2以上の光素子の全部又は一部を電気的に導通させ たり、逆に、各光素子を電気的に独立させたりすることもできる。

[0012]

また、2以上の光素子を半導体集積回路に固定するために半田を用いる場合には、融点 が異なる2種以上の半田を使い分けることができる。この際、実装される光素子の種類や 上記群に応じて融点の異なる半田を使い分けることができる。

[0013]

上記目的を達成する本発明の光素子一体型LSIの製造方法の一つは、素子基板に2以 上の光素子が形成されてなる光素子アレイのうち、必要な光素子にバンプを形成する工程 と、そのバンプを用いて光素子アレイを半導体集積回路に実装して、必要な光素子を半導 体集積回路に接続させる工程と、半導体集積回路に接続された必要な光素子を保護膜で被 覆する工程と、保護膜によって被覆されていない不必要な光素子を光素子アレイから除去 する工程と、保護膜を除去する工程と、からなる光素子実装工程を含んでいる。

$[0\ 0\ 1\ 4\]$

また、本発明の光素子一体型LSIの製造方法の他の一つは、素子基板に2以上の光素 子が形成されてなる光素子アレイのうち、必要な光素子を保護膜で被覆する工程と、保護 膜によって被覆されていない不必要な光素子の機能部を除去する工程と、保護膜を除去す る工程と、不必要な光素子の機能部が除去された光素子アレイを半導体集積回路に実装し 、必要な光素子を半導体集積回路に接続させる工程と、からなる光素子実装工程を含んで いる。

[0015]

さらに、本発明の光素子一体型LSIの製造方法の他の一つは、上記2種類の光素子実装工程のいずれか一方によって発光素子を実装し、他方によって受光素子を実装する。

[0016]

本発明の光素子一体型LSIの製造方法には、素子基板をエッチングして薄膜化する工程や素子基板をエッチングしてレンズ化する工程を含めることができる。

【発明の効果】

[0017]

上記構成を有する本発明の光素子一体型LSI及びその製造方法によれば、次のような効果を得ることができる。すなわち、LSIに複数の入出力ポートが存在し、かつ、それら入出力ポートが特定の領域に規則的に配置されておらず、様々な位置に不規則に配置されておらず、様々な位置に不規則に配置されている場合であっても、各入力ポートに同一高さの受光素子が実装され、各出力ポートには同一高さの発光素子が実装された光素子一体型LSIを提供することができる。ことに表示といる高速、長距離かつ耐ノイズ性に優れた伝送を実現可能なばかりでなく、このとによって、高速、長距離かつ耐ノイズ性に優れた伝送を実現可能なばかりでなく、このとによって、高速、長距離かつ耐ノイズ性に優れた伝送を実現可能ながかりでなく、お利用環境において、受発光素子が光結合すべき光回路の結合部の高さを揃えておりな利用環境において、受発光素子が光結合すべき光回路の結合部の高さを揃えておりないたが表には、全チャンネルで高効率な光結合が実現されることによって、光信号の強度を有効に使えるため、伝送可能距離のさらなる長距離化が可能になるといった効果が得られる。あるいは近距離の光伝送であっても、光結合効率が高いため、より高強度のまま光信号を伝送できるため、さらに耐ノイズ性が向上するといった効果が得られる。

[0018]

また、複数の光素子が一括して実装されているので、複数の光素子を1つずつ個別に順々に実装していく場合に比べて製造工程が少なくなり、低コスト化が図られる。かかる効果は実装される光素子の個数が多くなればなるほど、顕著なものとなる

【発明を実施するための最良の形態】

[0019]

(実施形態1)

以下、本発明の光素子一体型半導体集積回路(以下「光素子一体型LSI」と呼ぶ場合もある)の一例を図面に基づいて詳細に説明する。図1(a)は、本例の光素子一体型LSIの構造概略を示す模式的平面図であり、(b)は模式的断面図である。本例の光素子一体型LSIでは、LSI1の電気信号出力ポート(不図示)に発光素子2aが半田バンプ3によって電気接続されている。上記電気信号出力ポートは複数存在し、それら電気信号出力ポートは様々な位置にランダムに配置されており、各電気信号出力ポートに対して発光素子2aが実装されている。発光素子2aには、LSI1の裏面側(図1(b)の下方)に光を出力可能なものが用いられている。従って、電気信号出力ポートからオンオフの電気信号が出力されると、その電気信号は発光素子2aに入力されて光信号に変換され、オンオフの光信号として下方に向けて出力される。

[0020]

図 2 (a) \sim (d) に、図 1 (a)、(b) に示す光素子一体型 L S I の製造方法を示す。ここでは、電気信号出力ポートが 8 つある L S I 1 を例にとって製造方法を説明するが、電気信号出力ポートの数が異なるときは、発光素子の数を適宜増減すればよい。

[0021]

図2(a)に示すように、素子基板上に発光素子2aが 4×4 で配置された発光素子アレイ2を用意する。発光素子アレイ2を構成する複数の発光素子2aのうち、必要な発光素子2aのパッドに半田バンプ3を形成し、形成された半田バンプ3を用いて発光素子アレイ2とLSI1とを電気接続する。ここで、必要な発光素子2aとは、LSI1の電気信号出力ポートに実装することを意図する発光素子2aを意味する。従って、LSI1の電気信号出力ポートに実装されない発光素子2aは、LSI1の上に載せられてはいるが、LSI1に電気接続されてはいない。

[0022]

次に、図2(b)に示すように、発光素子アレイ2のうち、必要な発光素子2aのみを 覆うように保護膜4を形成する。本例では、レジストの露光・現像等によりパターニング した保護膜4を用いた。

[0023]

次に、図2 (c) に示すように、不要な発光素子2aをエッチングによって除去する。 その後、図2 (d) に示すように、保護膜4を除去する。

[0024]

以上の工程によって、LSI1の任意の位置に配置された複数の電気信号出力ポートに 発光素子 2 a がそれぞれ実装された光素子一体型 L S I が製造される。本例の製造方法で は、複数の発光素子2aからなる発光素子アレイ2をLSI1に搭載した後、必要な発光 素子2aを残し、不必要な発光素子2aを除去するので、LSI1の複数の電気信号出力 ポートがランダムに配置されていても、全ての電気信号出力ポートに発光素子 2 a を一括 して実装できる。従って、発光素子2aの実装工程が簡略になり、低コスト化に寄与する 。さらに、発光素子アレイ2を構成する複数の発光素子2aは、予め発光面の高さが揃え られているので、LSI1の各電気信号出力ポートに実装された発光素子2 a の発光面は 全て同一の高さとなる。ここで、光素子一体型LSIを光回路に光結合させて、外部のL SIやメモリ等との間で光信号の送受信を行なおうとした場合、各光回路の光信号入射面 は一定の高さに揃えられているのが通常である。従って、LSI1に実装されている複数 の発光素子2 a の高さが一定であるということは、各発光素子2 a と、それが光結合する 複数の光回路との間隔を、全チャンネルにおいて一定に保つことができ、全発光素子2a と全光回路との間で高効率の光結合が実現されることを意味する。さらに、高効率の光結 合が実現されることによって、各発光素子2 aからの出射光の大部分を光回路に入射させ ることができるため、より遠方まで光信号を伝送できたり、また短距離の伝送であっても 、ノイズ耐性が強い伝送ができるという効果も得られる。尚、ここでは一つの製造方法に ついて説明したが、以下で述べる別の製造方法を用いて本発明の光素子一体型LSIを製 造することもでき、その場合も上記と同様の作用効果が得られる。

[0025]

(実施形態2)

以下、本発明の光素子一体型LSIの他例を図面に基づいて詳細に説明する。図3は、本例の光素子一体型LSIの構造概略を示す模式的平面図であり、(b)は模式的断面図である。本例の光素子一体型LSIでは、LSI1の電気信号入力ポート(不図示)に受光素子5aが半田バンプ3によって電気接続されている。上記電気信号入力ポートは複数存在し、それら電気信号入力ポートは様々な位置にランダムに配置されており、各電気信号入力ポートに対して受光素子5aが実装されている。受光素子5aには、LSI1の裏面側(図3(b)の下方)から入射した光を受光可能なものが用いられている。従って、外部からオンオフの光信号が入力されると、その光信号は受光素子5aによって電気信号に変換され、オンオフの電気信号として電気信号入力ポートに出力される。


[0026]

図4 (a) \sim (e) に、図3 (a) 、(b) に示す光素子一体型LSIの製造方法を示す。ここでは、電気信号入力ポートが8つあるLSI1を例にとって製造方法を説明するが、電気信号入力ポートの数が異なるときは、受光素子の数を適宜増減すればよい。

[0027]

まず、図4 (a) に示すように、素子基板7上に受光素子5 a が4×4 で配置された受 光素子アレイ5を用意する。次に図4 (b) に示すように、受光素子アレイ5を構成する 複数の受光素子5 a のうち、必要な受光素子5 a のみを覆うように保護膜4を形成する。 本例では、レジストの露光・現像等によりパターニングした保護膜4を用いた。ここで、 必要な受光素子5 a とは、後にLSI1の電気信号入力ポートに実装することを意図する 受光素子5 a を意味する。

[0028]



[0029]

次に、保護膜4を除去することによって、必要な受光素子5aのみが機能部6を有する 受光素子アレイ5を得る。その後、図4(d)に示すように、機能部6を有する各受光素 子5aのパッドに半田バンプ3を形成し、形成された半田バンプ3を用いて必要な受光素 子5aとLSI1とを電気接続する。

[0030]

以上の工程によって、LSI1の任意の位置に配置された複数の電気信号入力ポートに 受光素子5aがそれぞれ実装された光素子一体型LSIが製造される。本例の製造方法で は、不要な受光素子5aの機能部6が予め除去された受光素子アレイ5をLSI1に搭載 し、その後、必要な受光素子5aとLSI1の電気信号入力ポートとを電気接続する。従 って、LSI1の複数の電気信号入力ポートがランダムに配置されていても、全ての電気 信号入力ポートに受光素子 5 a を一括して実装できる。この結果、受光素子 5 a の実装工 程が簡略になり、低コスト化に寄与する。さらに、受光素子アレイ5を構成する複数の受 光素子5aは、予め受光面の高さが揃えられているので、LSI1の各電気信号入力ポー トに実装された複数の受光素子 5 a の受光面は全て同一の高さとなる。ここで、光素子一 体型LSIを光回路に光結合させて、外部のLSIやメモリ等との間で光信号の送受信を 行なおうとした場合、各光回路の光信号出射面は一定の高さに揃えられているのが通常で ある。従って、LSI1に実装されている複数の受光素子5aの高さが一定であるという ことは、各受光素子5aと、それが光結合する複数の光回路との間隔を、全チャンネルに おいて一定に保つことができ、全受光素子5aと全光回路との間で高効率の光結合が実現 されることを意味する。さらに、高効率の光結合が実現されることによって、各光回路か らの出射光の大部分が各受光素子5aによって受光されるため、従来は受光することが困 難、又は不可能であった微弱な光信号であっても受光可能となる。例えば、長距離伝送に よって減衰してしまったような微弱な光信号であっても受光可能となる。また、受光素子 5 a によって比較的光強度の強い光信号の大部分が受光されるため、ノイズ耐性が強い伝 送が実現可能となる。後者の効果は、短距離伝送の場合に特に顕著である。

[0031]

(実施形態3)

以下、本発明の光素子一体型LSIの他例を図面に基づいて詳細に説明する。図5(a)は、本例の光素子一体型LSIの構造概略を示す模式的平面図であり、(b)は模式的断面図である。本例の光素子一体型LSIでは、LSIIの電気信号出力ポート(不図示)に発光素子2aが半田バンプ3によって電気接続され、電気信号入力ポート(不図示)に受光素子5aが半田バンプ3によって電気接続されている。LSIIの電気信号出力ポート及び電気信号入力ポートは複数存在しており、それらポートは様々な位置にランダムに配置されている。

[0032]

発光素子 2 a には、LSI1の裏面側(図 5 (b)の下方)に光を出力可能出なものが用いられている。従って、電気信号出力ポートからオンオフの電気信号が出力されると、その電気信号は発光素子 2 a に入力されて光信号に変換され、オンオフの光信号として下方に向けて出力される。一方、受光素子 5 a には、LSI1の裏面側(図 5 (b)の下方)から入射した光を受光可能なものが用いられている。従って、外部からオンオフの光信号が入力されると、その光信号は受光素子 5 a によって電気信号に変換され、オンオフの電気信号として電気信号入力ポートに出力される。

[0033]

図 6 (a) ~ (d) に、図 5 (a) 、 (b) に示す光素子一体型 L S I の製造方法を示

す。ここでは電気信号出力ポート及び電気信号入力ポートが、それぞれ8つずつ設けられ ているLSI1を例にとって製造方法を説明するが、LSI1の入出力ポートの数が異な るときは、発光素子及び受光素子数の数を適宜変更することができる。

[0034]

図6(a)に示すように、素子基板上に発光素子2aが4×4で配置された発光素子ア レイ2を用意する。発光素子アレイ2を構成している複数の発光素子2 a のうち、必要な 発光素子2aのパッドに半田バンプ3を形成し、形成された半田バンプ3を用いて発光素 子アレイ2とLSI1とを電気接続する。ここで、必要な発光素子2aとは、LSI1の 電気信号出力ポートに実装される発光素子2 a のことを意味する。従って、LSI1の電 気信号出力ポートに実装されない発光素子2 a は、LSI1の上に載せられてはいるが、 LSI1に電気接続されてはいない。また、必要な発光素子2aをLSI1に電気接続す るために用いる半田バンプ3は、後に必要な受光素子5 a を電気接続するために用いる半 田バンプ3よりも融点が高いものを用いる。この半田の使い分けによって、後に受光素子 5 a を電気接続する工程において、発光素子 2 a を接続している半田をとかさずに受光素 子5aを接続することができる。

[0035]

次に、図6 (b) に示すように、発光素子アレイ2のうち、必要な発光素子2 a のみを 覆うように保護膜4を形成する。本例では、レジストの露光・現像等によりパターニング した保護膜4を用いた。

[0036]

次に、図6 (c) に示すように、不要な発光素子2aをエッチングによって除去する。 その後、図6 (d) に示すように、保護膜4を除去する。

[0037]

続いて、受光素子 5 a の実装工程を図 7 (e) ~ (i) を参照しながら説明する。まず 、図7(e)に示すように、素子基板7上に受光素子5aが4×4で配置された受光素子 アレイ5を用意する。

[0038]

次に図7 (f) に示すように、受光素子アレイ5を構成する複数の受光素子5aのうち 、必要な受光素子 5 a のみを覆うように保護膜 4 を形成する。本例では、レジストの露光 ·現像等によりパターニングした保護膜4を用いた。ここで、必要な受光素子5aとは、 後にLSI1の電気信号入力ポートに実装することを意図する受光素子5aを意味する。

[0039]

次に図7 (g) に示すように、不要な受光素子5aをエッチングにより除去する。但し 、このエッチング工程では、不要な受光素子 5 a の表面の機能部 6 のみをエッチングし、 素子基板7はエッチングしないようにする。これは複数の受光素子5a全体の支持部とし て素子基板7を利用するためである。

[0040]

次に、保護膜4を除去することによって、必要な受光素子5aのみが機能部6を有する 受光素子アレイ5を得る。その後、図7 (h) に示すように、機能部6を有する複数の受 光素子5aのパッドに半田バンプ3を形成し、形成された半田バンプ3を用いて必要な受 光素子5aとLSI1とを電気接続する。

[0041]

最後に、図7 (i) に示すように、受光素子アレイ5の素子基板7をエッチングして除 去する。

[0042]

ここで、発光素子アレイ2の1チャンネルの大きさをzとし(図6 (d)参照)、受光 素子アレイ5の1チャンネルの大きさをyとしたとき(図7(g)参照)、発光素子2a と受光素子5 aが上記組み立て時に干渉し合わないように、 z よりも y を小さくしてある 。もっとも、上記zを上記yよりも小さくすることによっても、発光素子2aと受光素子 5 aとの干渉を回避することができる。図8及び図9に、上記zを上記yよりも小さくす ることによって、発光素子2 a と受光素子5 a との干渉を回避した例を示す。

[0043]

これまでは、受光素子アレイを構成する複数の受光素子のうち、不要な受光素子の機能 部のみを除去し、素子基板は残存させる製造方法について説明してきた。しかし、図10 (a)~(c)に示すように、不要な受光素子5aを素子基板7ごとエッチングしてしま ってもよい。この製造方法によれば、発光素子 2 a と素子基板 7 との干渉を回避するため に、先に実装される発光素子 2 a の厚みを規制する必要はなくなる。尚、図 1 0 (a)~ (c) に示す工程は、図7 (g) \sim (i) に示す工程に相当する。従って、図6 (a) \sim (d) に示す工程に続いて、図7 (e) 、(f) に示す工程を実行し、その後に図10 (f)a) \sim (c) に示す工程を実行すれば、図5 (a) \sim (c) に示す光素子一体型LSIを 製造することができる。

[0044]

以上の製造方法によって、LSI1の任意の位置に配置された複数の電気信号出力ポー ト及び電気信号入力ポートに、発光素子2a及び受光素子5aがそれぞれ実装された光素 子一体型LSIが製造される。本例の製造方法では、複数の発光素子2aからなる発光素 子アレイ2をLSI1に搭載した後、必要な発光素子2aを残し、不必要な発光素子2a を除去するので、LSI1の複数の電気信号出力ポートがランダムに配置されていても、 全ての電気信号出力ポートに発光素子2aを一括で実装できる。従って、発光素子2aの 実装工程が簡略になり、低コスト化に寄与する。さらに、発光素子アレイ2を構成する複 数の発光素子2aは、予め発光面の高さが揃えられているので、LSI1の各電気信号出 力ポートに実装された発光素子 2 a の発光面は全て同一の高さとなる。ここで、光素子一 体型LSIを光回路に光結合させて、外部のLSIやメモリ等との間で光信号の送受信を 行なおうとした場合、各光回路の光信号入射面は一定の高さに揃えられているのが通常で ある。従って、LSI1に実装されている複数の発光素子2aの高さが一定であるという ことは、各発光素子2aと、それが光結合する複数の光回路との間隔を、全チャンネルに おいて一定に保つことができ、全発光素子2aと全光回路との間で高効率の光結合が実現 されることを意味する。さらに、高効率の光結合が実現されることによって、各発光素子 2 aからの出射光の大部分を光回路に入射させることができるため、伝送可能距離のさら なる長距離化が実現され、また短距離伝送であっても、ノイズ耐性が強い伝送ができると いう効果も得られる。

[0045]

さらに本例の製造方法では、不要な受光素子5 a の機能部6 が予め除去された受光素子 アレイ5をLSI1に搭載し、その後、必要な受光素子5aとLSI1の電気信号入力ポ ートとを電気接続する。従って、LSI1の複数の電気信号入力ポートがランダムに配置 されていても、全ての電気信号入力ポートに受光素子5 a を一括で実装できる。従って、 受光素子5aの実装工程が簡略になり、低コスト化に寄与する。さらに、受光素子アレイ 5 を構成する複数の受光素子 5 a は、予め受光面の高さが揃えられているので、LSI1 の各電気信号入力ポートに実装された複数の受光素子5 a の受光面は全て同一の高さとな る。ここで、光素子一体型LSIを光回路に光結合させて、外部のLSIやメモリ等との 間で光信号の送受信を行なおうとした場合、各光回路の光信号出射面は一定の高さに揃え られているのが通常である。従って、LSI1に実装されている複数の受光素子5aの高 さが一定であるということは、各受光素子5 a と、それが光結合する複数の光回路との間 隔を、全チャンネルにおいて一定に保つことができ、全受光素子5 a と全光回路との間で 高効率の光結合が実現されることを意味する。さらに、高効率の光結合が実現されること によって、各光回路からの出射光の大部分が各受光素子5 a によって受光されるため、従 来は受光することが困難、又は不可能であった微弱な光信号であっても受光可能となる。 例えば、長距離伝送によって減衰してしまったような微弱な光信号であっても受光可能と なる。また、受光素子5aによって比較的光強度の強い光信号の大部分が受光されるため 、ノイズ耐性が強い伝送が実現可能となる。後者の効果は、短距離伝送の場合に特に顕著 である。

[0046]

総じて、本例の製造方法によって製造された光素子一体型LSIは、発光素子及び受光 素子の双方を備え、かつ、各発光素子及び各受光素子の高さが一定に揃っているので、発 光側および受光側の全チャンネルにおいて光回路との高効率な光結合が実現されるという 効果が得られ、送受信両方の光通信を良好な状況で行うことができるという効果が得られ る。

[0047]

加えて、本例の製造方法のように、複数の発光素子及び受光素子を一括して実装した場 合、次のような効果も得られる。図11は、本例の製造方法によって製造された光素子一 体型LSIの模式的平面図であるが、受光素子5aの実際の実装位置は、所定の実装位置 (図中に点線13 aで示す) に対して上方向にずれている。また、発光素子2 aの実際の 実装位置は、所定の実装位置(図中に点線13bで示す)に対して左方向にずれている。 しかし、複数の受光素子5a及び発光素子2aは、両者とも一括でLSI1に実装された ものである。従って、所定の実装位置に対する実際の実装位置のずれの方向と距離は、複 数の素子において同一である。すなわち、図11では、全ての受光素子5 a が所定の実装 位置に対して上方向に同一距離だけずれている。また、全ての発光素子2aが所定の実装 位置に対して左方向に同一距離だけずれている。この場合、受光素子5aに対応している 複数のレンズ等(図示していない)の光部品全体を上方向にずらせば高効率に結合でき、 発光素子2aに対応している光部品全体を左方向にずらせば高効率に結合できる。

[0048]

以上のように、複数の受光素子及び発光素子が一括でLSIに実装される本例の製造方 法によって製造された光素子一体型LSIでは、同種の複数の光素子の実装位置と、設計 上の実装位置との間の位置ずれは、同種の複数の光素子において、同方向、かつ、同距離 である。この結果、光素子が光結合すべき光回路の位置を光素子の位置ずれと同じ方向に 同じ距離だけずらすことによって、同種の複数の光素子と光回路とを高効率で光結合させ ることができるという効果が生じる。但し、この効果は、同種の複数の光素子(図11の 場合であれば、発光素子2 a と光回路との光結合、又は受光素子5 a と光回路との光結合 のどちらか一方)に限定される。もちろん、異種の光素子のずれ方向とずれ量が同一であ れば、両者について、光回路を高効率で結合させることができ、さらに良好な光通信を提 供できる効果がある。

[0049]

さらに、最初の工程で光素子を実装するために用いる半田の融点を高くしておき、その 次以降の工程で光素子を実装するために用いる半田の融点を順々に低くしていくことによ り、前工程の半田付けに用いた半田が溶けない温度によって次工程の半田付けを実行する ことができる。その結果、全ての工程通じて、光素子を一旦半田で固定した後で、その半 田が再び溶けることはなくなるため、光素子の位置がずれずに、当初の実装位置が保持さ れるという効果が得られる。具体的には、複数の発光素子を最初に実装し、次に複数の受 光素子を実装する工程をとる場合には、発光素子の実装に用いる半田の融点を、受光素子 の実装に用いる半田の融点よりも高くしておくことにより、発光素子を実装した後、受光 素子を実装する際に、発光素子の実装に用いた半田が溶けることがない。よって、発光素 子の位置はずれない。当然、受光素子の実装に用いる半田は溶けるため、受光素子を所定 の実装位置に固定できる。このように、異なる融点を持つ半田を使い分けることによって 、発光素子及び受光素子をそれぞれ所定位置に固定できるといった効果が得られる。

[0050]

また、図5 (c) に示すように、LSI1と発光素子2 a 及び受光素子5 a との間に、 アンダーフィル樹脂8を充填して、両者の接続強度を高めることもできる。アンダーフィ ル樹脂8の充填工程は、上記製造工程中の好適な段階に追加することができる。

[0051]

(実施形態 4)

図12に本発明の光素子一体型LSIの他例を示す。図12(a)に示す光素子一体型 出証特2004-3076925 LSIでは、隣接する受光素子5aの一部が互いに繋がっている。受光素子アレイ5を構 成する各受光素子 5 a の電極パターンの一部が 2 以上のチャンネル間に跨っており、チャ ンネル間をまたぐ電極パターンを分断したくない場合には、図12(a)に示すような構 造とすることが望ましい。尚、図12(a)には、受光素子5a同士がつながっている部 分と分離されている部分の両者が存在する例を図示したが、発光素子に関しても同様であ る。また、図12(b)に示す光素子一体型LSIでは、隣接する発光素子2a及び受光 素子5aの間に隙間が設けられ、光素子が各チャンネルごとに独立している。熱膨張の影 響によって光素子に作用する応力をなるべく少なくしたい場合には、図12(b)に示す ような構造とすることが望ましい。図12(b)に示すように、隣接する光素子間に隙間 を設けて、隣接する光素子同士を分離しやすくするための方法の一例として、隣接する光 素子の間に、図12(c)又は図12(d)に示すような切り込み10を入れておくこと が考えられる。図12(c)及び図12(d)は、光素子の断面を模式的に示しており、 図12(c)では光素子の片方の面に、図12(d)では光素子の両側の面に切り込み1 0 が入れられている。

[0052]

以上述べたように、光素子一体型LSIにおいて、実装されている光素子が複数個繋が った構造を採用することによって、隣接する光素子間で電極配線を共通化でき、配線レイ アウトの自由度が増加し、さらには、半田を電極のどこに配置して実装するかについての 自由度も増加するといった効果が得られる。また逆に、光素子を単チャンネルごとに分離 した構造を採用することによって、構成単位の光素子の大きさを小さくすることができ、 LSIと光素子間の熱膨張係数差に起因して光素子に加えられる応力を小さくできる効果 が得られる。

[0053]

(実施形態5)

図13に、本発明の光素子一体型LSIの他例を示す。図13(a)に示す光素子一体 型LSIでは、複数の受光素子5aの高さがLSI1に対して一定であり、又、複数の発 光素子2aの高さもLSI1に対して一定である。しかし、発光素子2aと受光素子5b の高さは異なっている。図13(a)に示すような光素子一体型LSIは、発光素子2 a を先にLSI1に実装した後に、受光素子5aをLSI1に実装することによって製造可 能である。この際、受光素子5aの厚みを発光素子2aの厚みよりも厚くしておくことに より、発光素子2 a と受光素子5 a との干渉を避けて両者を実装することができる。

[0054]

図13(b)に示す光素子一体型LSIでは、複数の受光素子5a及び発光素子2aの 高さがLSI1に対して一定である。すなわち、全ての光素子の高さが同一とされている 。図13(b)に示すような光素子一体型LSIは、図13(a)のような構造の光素子 一体型LSIを製造してから、厚みの厚い光素子(図13(a)では受光素子5a)を厚 みの薄い光素子(図13(a)では発光素子2 a)に合わせてエッチングすることによっ て製造可能である。

[0055]

尚、図13(a)、(b)に示すように、実装されている光素子の高さが揃っているこ とによる利点については、これまでに繰り返し説明しているので、ここでの説明は省略す る。

[0056]

(実施形態6)

本発明の光素子一体型LSIの他例を図14に示す。図14に示す光素子一体型LSI では、LSI1に複数の発光素子2aと受光素子5aが半田バンプ3によって実装されて おり、それら発光素子2a及び受光素子5aの近傍にヒートシンク11が設けられている 。ヒートシンク11の材料としては、アルミ、銅、シリコンなど様々な材料を用いること ができる。尚、ヒートシンク11の材料が発光素子2a及び受光素子5aに入出力する光 の波長に対して光学的に透明である場合には問題はないが、透明ではない場合には、光路 を確保するための窓12を形成する必要がある。

[0057]

受光素子や発光素子といった光素子は温度が高くなると、常温時に比べて性能が低下することが知られている。しかし、本例の光素子一体型LSIによれば、発光素子2a及び受光素子5aの近傍に設けられたヒートシンク11によって、発光素子2a及び受光素子5aから発生する熱が放熱され、発光素子2a及び受光素子5aを常温に近い温度で駆動することができる。この結果、発光素子2a及び受光素子5aの性能が十分に発揮される。さらに、LSI1側にも同様のヒートシンクを設けることによって、放熱効果をより一層高めることができる。

[0058]

(実施形態7)

本発明の光素子一体型LSIの他例を図15(a)に示す。図15(a)に示す光素子一体型LSIでは、複数の発光素子2a及び受光素子5aがLSI1に実装されており、全部又は一部の発光素子2aにはレンズ14が集積化されている。レンズ14の収束作用によって、発光素子2aから出射された光の発散が抑制され、又はコリメートされて、結合対象の光学部品に対して高効率で光結合しやすくなる。また、必要であれば、受光素子5aにもレンズを集積化することができる。受光素子5aは、その高速化に伴って受光部の小型化が進んでおり、高効率な光結合を実現するためには、レンズの集積化が有効である。発光素子2aや受光素子5aにレンズを集積化させる方法としては、図15(b)に示すように、受光素子5aが形成されている素子基板7を凸形状にエッチングする方法や、ポリマーを発光素子2aや受光素子5aに塗布後、硬化させてポリマーの表面張力を利用してレンズ形状にする方法等がある。

[0059]

以上のように、光素子にレンズを設けることによって、光素子から出射された光や光回路から出射された光の発散を抑制することができる。また、レンズなどの光学系の特性によっては平行光にすることもできる。その結果、光素子と光回路間の距離がある程度離れていても高効率な光結合が実現される。あるいは、受光素子の受光部の面積が小さい場合や、光回路の光伝播部(通常コアと呼ばれる)の大きさが小さい場合も、高効率な光結合が実現され、良好な光通信を提供できるという効果が得られる。

[0060]

(実施形態8)

本発明の光素子一体型LSIの他例を図16(a)、(b)に示す。図16(a)、(b)に示す光素子一体型LSIでは、LSI1に複数の発光素子2aと受光素子5aが実装されている。ここではLSI1に電気信号出力ポートと、電気信号入力ポートが8つずつ設けられている場合を例にとって説明するが、入出力ポートの数が異なるときは、発光素子及び受光素子の数を適宜変更することができる。発光素子2aと受光素子5aは、機能部を残して薄膜化されている。ここで、受光素子5aの機能部とは前記した通りである。また、発光素子2aの機能部とは、入力された電気信号を光信号に変換して、外部に出力する機能を果たすために必要な部分を意味する。

[0061]

上記のように、発光素子2a及び受光素子5aを薄膜化することにより、これら光素子と光学的に結合する対象との間の距離を短くすることが可能となり、結合効率、位置ずれの許容量を向上させることができる。また、薄膜化により光素子の基板部分がなくなり、光が基板を透過する段階で生じるロスをなくすことができる。

[0062]

図17~図19に、図16(a)、(b)に示す光素子一体型LSIの製造方法を示す。まず、図17(a)に示すように、不図示の素子基板上に発光素子2aが4×4で配置された発光素子アレイ2を用意する。この発光素子アレイ2のうち、必要な発光素子2aのパッドにのみ半田バンプ3を形成し、形成した半田バンプ3を用いて発光素子アレイ2とLSI1とを電気接続する。ここで必要な発光素子2aとは、LSI1の電気信号出力

ポートに実装することを意図する発光素子2aを意味する。

[0063]

次に、図17(b)に示すように、発光素子アレイ2のうち、必要な発光素子2aのみを覆うように保護膜4を形成する。本例では、レジストの露光・現像等によりパターニングした保護膜4を用いた。

[0064]

次に、図17(c)に示すように、不要な発光素子2aをエッチングにより除去する。その後、図17(d)に示すように、保護膜4を除去して、必要な位置にのみ発光素子2aを実装する。

[0065]

次に、図18(e)に示すように、発光素子2aが実装されていないLSI1の表面を保護膜4で被覆した後、発光素子2aの素子基板をエッチングすることによって、発光素子2aを薄膜化する。その後、図18(f)に示すように、保護膜4を除去する。

[0066]

続いて、図18(g)に示すように、素子基板7上に 4×4 で受光素子5aが配置された受光素子アレイ5を用意する。次に、図18(h)に示すように、必要な受光素子5aのみを覆うように保護膜4を形成する。本例では、レジストの露光・現像等によりパターニングした保護膜4を用いた。ここで、必要な受光素子5aとは、後にLSI1に実装することを意図する受光素子5aである。

[0067]

次に、図18(i)に示すように、不要な受光素子5aをエッチングにより除去する。但し、ここでのエッチング工程では、受光素子5aの表面をエッチングすると共に、素子基板7の表面を部分的にエッチングするが、素子基板7の全てをエッチングせず、一部を残すようにする。これは複数の受光素子5a全体の支持部として素子基板7を利用するためである。その後、保護膜4を除去して、必要な位置のみに受光素子5aが残された受光素子7レイ5を得る。さらに、残されている複数の受光素子5aのパッドに半田バンプ3を形成する。

[0068]

次に、図19(j)に示すように、既に発光素子2aが実装されているLSI1のパッドに、受光素子5aが電気接続される電気信号入力ポートに連通する開口15を設け、他の部分は保護膜4で被覆する。その後、図19(k)に示すように、受光素子アレイ5の各受光素子5aが対応する開口15に嵌め込まれるように、受光素子アレイ5をLSI1に載せ、複数の受光素子5aを一括して搭載する。

[0069]

次に、図19(1)に示すように、受光素子アレイ5の素子基板7をエッチングしてから、LSI1側に設けられている保護膜4を除去する。

[0070]

他の製造方法として、発光素子アレイ2を構成する複数の発光素子2aのうち、不要な発光素子2aを最初に除去してからLSI1の電気信号出力ポートに実装し、受光素子5aについては上記と同様の方法で実装する方法を取ることもできる。

[0071]

以上述べた製造方法によって、薄膜化された光素子を備えた光素子一体型LSIを製造することができる。薄膜化された光素子を備えた光素子一体型LSIによれば、光素子の機能部と、その機能部に光結合する光回路との間の距離を短くすることが出来るため、発光素子又は光回路から出射された光信号があまり広がらないうちに、光回路や受光素子に結合させることができ、光結合効率が高くなるという効果が得られる。

[0072]

(実施形態9)

本発明の光素子一体型LSIの他例を図20に示す。図20に示す光素子一体型LSIでは、LSI1に5つの光素子が実装されている。このうち3つの光素子16aはLSI

1の左に寄った部分に纏まっており、これらを群1と呼ぶ。一方、残りの2つの光素子16bはLSI1のほぼ中央に纏まっており、これらを群2と呼ぶ。もっとも、群1と群2に属する光素子16a及び16bは同一の光素子である。

[0073]

ここで、群1に属する3つの光素子16 a は高さが一定であり、群2に属する2つの光素子16 b も高さは一定である。しかし、光素子16 a は光素子16 b よりも高さが低い。従って、群1に属する光素子16 a と光結合する光ファイバ等(不図示)の位置が、群2に属する光素子16 b と光結合する光ファイバ等(不図示)の位置よりも高い場合、群1に属する光素子16 a の高さを群2に属する光素子16 b より低くしておくことによって、群1に属する光素子16 a と光ファイバとの距離と、群2に属する光素子16 b と光ファイバとの距離とをほぼ同じ距離にして、平均的に高効率な光結合を実現することができる。

[0074]

以上のように、各群に属する光素子ごとに、光結合すべき光回路群の高さが異なる場合には、対応する光回路群の高さに合わせて各群に属する光素子の高さを設定しておくことによって、各群に属する光素子と光回路との間でそれぞれ高効率な光結合が実現され、良好な光通信を提供できる効果が得られる。

[0075]

(実施形態10)

図21及び図22に、LSI1に3つの光素子16が実装された光素子一体型LSIを示す。このうち、図21(a)(b)に示す光素子一体型LSIは、複数の光素子を個別に実装する従来の製造方法によって製造されたものであり、図22(a)(b)に示す光素子一体型LSIは、複数の光素子を一括して実装する本発明の製造方法によって製造されたものである。図21に示す光素子一体型LSIでは、LSI1の高さを基準としたれたものである。図21に示す光素子一体型LSIでは、LSI1の高さを基準とした場合、隣接する光素子16間の高さのずれ17は2 μ m程度であり、装置等の条件によらては高さのずれがそれ以上になる場合も多くある。一方、図22に示す光素子一体型LSIでは、隣接する光素子16間の高さのずれ17は0.5 μ m程度に抑えられている。上記2 μ mのずれに対して、大幅に高さのずれが低減されていることがわかる。その理由とて、本発明の製造方法では、複数の光素子からなる光素子アレイを搭載した後に、不要な光素子を除去することによって、複数の必要な光素子を一括実装するか、不要な光素子をからである。更なる効果として、複数の光素子を一括して実装すると、光素子を低減するできまする場合に比べて、実装に要する時間を短縮することができ、コストを低減することができる。また、その効果は実装される光素子の数が増えるほど大きくなる。

[0076]

(実施形態11)

図23に、光導波路18、光導波路端面ミラー19及び電気配線が形成された光電気混載基板20に光素子一体型LSIを実装した場合の断面構造を示す。ここで、光電気混載基板20とは、光回路と電気回路の両方が設けられた基板を意味する。図23には、光回路として光導波路18を用いた例を示すが、その他の光回路として光ファイバを用いても良い。図23(a)は、本発明の光素子一体型LSIを光電気混載基板20に実装した場合の断面構造を示し、図23(b)は従来の光素子一体型LSIを光電気混載基板20に実装した場合の断面構造を示す。

[0077]

図23(a)に示す光素子一体型LSIと、図23(b)に示す光素子一体型LSIとは、3チャンネル分の発光素子2aと、1チャンネル分の受光素子5aとがLSI1に実装されている点で共通している。しかし、図23(a)と図23(b)とを比較すれば明らかなように、複数の発光素子2a及び受光素子5aが一括して実装された本発明の光素子一体型LSIでは、発光素子2a及び受光素子5aが1つずつLSI1に実装された従来

の光素子一体型LSIでは、各光素子間の高さにばらつきが生じている。

[0078]

光電気混載基板20は、その表面に光導波路18と光導波路端面ミラー19が形成され、更に電気配線(不図示)が形成されている。また、光素子一体型LSIと光電気混載基板20は、半田バンプ3を用いて電気接続され、光素子一体型LSIの受発光部と光導波路端面ミラー19は、X、Y、Z方向の位置を合わせることにより、光結合している。ここで、X方向は光電気混載基板20の表面と平行な方向で、Y方向は紙面に垂直な方向で、Z方向は、光電気混載基板20の表面に垂直な方向を示し、図23(a)、(b)にはX、Z方向の断面を示してある。光素子一体型LSIの比較的低速な信号と、電源、グランドとは半田バンプ3を介して電気的に光電気混載基板20との間でやり取りされ、高速な信号は発光素子2a及び受光素子5aと光導波路18とを用いてやり取りされる。

[0079]

ここで、光素子一体型LSIから出力される光信号を高効率、かつ全チャンネルについて同じ効率で光結合させるためには、各光素子と、光導波路端面ミラー19との相対位置が、それぞれのチャンネルで揃っている必要がある。

[0080]

この点、LSI1に対して複数の光素子の高さが一定である本発明の光素子一体型LSIを光電気混載基板 20に対して平行に、かつ、光素子と光導波路端面ミラー19の光軸を合わせて近接搭載すれば、各光素子と光導波路端面ミラー19との距離(Z方向)は一定になる。従って、全チャンネルについて同一で高効率の光結合をとることができる。さらに、光素子一体型LSIから出力される複数の光信号を高強度で、均一に光導波路 18に伝送することができ、全チャンネルにおいて、遠方まで光信号を伝送することができる。また、光信号の受信に関しても、均一に高効率で光導波路 18と結合できることにより、遠方より来た微弱な光信号を受信することができる効果がある。

[0081]

一方、図23(b)に示す従来の光素子一体型LSIのように、LSI1に対して複数の光素子の高さが一定でない場合は、光素子一体型LSIを光電気混載基板20に対して平行に実装したとしても、各光素子と光導波路端面ミラー19との距離(Z方向)は一定とはならず、両者の光結合にばらつきが生じる。その結果、光信号を伝送できる距離にばらつきが生じ、光結合効率が悪いチャンネルでは伝送距離が短くなるという問題が生じる。また、光信号を受信する場合でも、同様に結合効率が悪いチャンネルでは、光伝送距離が短くなる問題が生じる。

【図面の簡単な説明】

[0082]

【図1】(a)は本発明の光素子一体型LSIの一例を示す模式的平面図、(b)は模式的断面図である。

【図2】 $(a) \sim (d)$ は、図1に示す光素子一体型LSIの製造工程の一例を示す模式図である。

【図3】(a)は本発明の光素子一体型LSIの他例を示す模式的平面図、(b)は模式的断面図である。

【図4】(a)~(e)は、図3に示す光素子一体型LSIの製造工程の一例を示す 模式図である。

【図5】(a)は本発明の光素子一体型LSIの他例を示す模式的平面図、(b)は模式的断面図、(c)は(a)(b)に示す光素子一体型LSIの変形例を示す模式的断面図である。

【図6】(a)~(d)は、図5(a)(b)に示す光素子一体型LSIの製造工程の一例を示す模式図である。

【図7】(e)~(i)は、図6(d)に続く製造工程を示す模式図である。


【図8】(a)~(d)は、図5(a)(b)に示す光素子一体型LSIの他の製造方法の工程を示す模式図である。


- 【図9】(e)~(i)は、図8(d)に続く製造工程を示す模式図である。
- 【図10】 (a) \sim (c) は、図7 (g) \sim (i) に示す工程に代わる工程を示す模式図である。
- 【図11】光素子の設計上の実装位置と実際の実装位置との関係の一例を示す模式的 平面図である、
- 【図12】(a)本発明の光素子一体型LSIの他例を示す模式的平面図、(b)は本発明の光素子一体型LSIのさらに他例を示す模式的平面図、(c)及び(d)は、光素子の異なる例を示す模式的拡大断面図である。
- 【図13】(a)は本発明の光素子一体型LSIの他例を示す模式的断面図、(b)は本発明の光素子一体型LSIのさらに他例を示す模式的断面図である。
- 【図14】本発明の光素子一体型LSIの他例を示す模式的断面図である。
- 【図15】(a)は本発明の光素子一体型LSIの他例を示す模式的断面図、(b)は(a)のLSIの製造工程の一部を示す模式的断面図である。
- 【図16】(a)は本発明の光素子一体型LSIの他例を示す模式的平面図、(b)は模式的断面図である。
- 【図 1 7】 (a) ~ (d) は、図 1 6 (a) (b) に示す光素子一体型LSIの製造工程の一例を示す模式図である。
- 【図18】(e)~(i)は、図17(d)に続く製造工程を示す模式図である。
- 【図19】(j)~(1)は、図18(i)に続く製造工程を示す模式図である。
- 【図20】(a)は本発明の光素子一体型LSIの他例を示す模式的平面図、(b)は模式的断面図である。
- 【図21】(a)は従来の製造方法によって製造された光素子一体型LSIの一例を示す模式的平面図、(b)は模式的断面図である。
- 【図22】(a)は本発明の製造方法によって製造された光素子一体型LSIの一例を示す模式的平面図、(b)は模式的断面図である。
- 【図23】(a)は本発明の光素子一体型LSIを光電気混載基板に実装した状態の模式的断面図、(b)は従来の光素子一体型LSIを光電気混載基板に実装した状態の模式的断面図である。

【符号の説明】


- [0083]
- 1 基板
- 2 発光素子アレイ
- 2 a 発光素子
- 3 半田バンプ
- 4 保護膜
- 5 受光素子アレイ
- 5 a 受光素子
- 6 機能部
- 7 素子基板
- 8 アンダーフィル樹脂
- 10 切り込み
- 11 ヒートシンク
- 12 窓
- 14 レンズ
- 16 光素子
- 16a 群1に属する光素子
- 16b 群2に属する光素子
- 18 光導波路
- 19 光導波路端面ミラー
- 20 光電気混載基板

【書類名】図面 【図1】







【図2】





【図3】





【図4】







2a


受光


【図6】






























【図8】






























【図10】


















【図11】




【図12】












【図13】







【図14】




【図15】







【図16】


(a)








【図17】





【図18】




【図19】










【図20】







【図21】







【図22】





【図23】





【書類名】要約書

【要約】

【課題】LSI上にランダムに配置された入出力ポートに一括して光素子配置され、かつ、それら光素子の高さが一定である光素子一体型LSIを提供する。

【解決手段】LSI1の上に発光素子アレイ2を搭載し、搭載された発光素子アレイ2を構成する2以上の発光素子2のうち、必要な発光素子2aを残し、不要な発光素子2aを除去することによって、LSI1にランダムに配置されている複数の出力ポートに発光素子を一括して実装する。

【選択図】図2

特願2003-434029

出 願 人 履 歴 情 報

識別番号

[000004237]

1. 変更年月日 [変更理由] 住 所 氏 名 1990年 8月29日 新規登録 東京都港区芝五丁目7番1号

日本電気株式会社